|
Braincells sind als Prozeßrechner und nicht als
Datenverarbeitungs- Maschinen konzipiert. Daten-Austausch Die Realisierung mit Hilfe einer der üblichen Backpanel Strukturen wie PCI-Bus oder VME-Bus ist in diesem Einsatzbereich sehr ungünstig, da deren Rückwandverdrahtung im wesentlichen aus Adress-, Daten-, und Kontrollleitungen besteht. Datenpfade nach außen sind nur bedingt vorgesehen. Bei diesen Konzeptionen verfügt man zwar über eine sehr hohe Bus-Bandbreite, diese ist aber bei einem Prozessrechner in den seltensten Fällen erforderlich. Die Zugriffsmöglichkeiten nach außen sind dagegen verbaut. Um Leitungen zu sparen und damit die Zugriffe nach außen zu ermöglichen, nutzen Braincells auf dem Rückwand-Bus eine serielle Übertragungstechnik . Die frei werdenden Leitungen können dann für die Zuführung von Prozesssignalen verwendet werden. Bei dem Einsatz von LVD- Treibern lässt sich trotz seriellem Datenverkehr immer noch eine Busbandbreite von einigen MB/s erzielen. Dies ist ausreichend, da die Master-Baugruppe über den Bus nicht auf Daten-Speicher zugreifen muss sondern vorverarbeitete Messergebnisse abholen kann. Der Datenaustausch wird durch die Master CPU initiiert. Sie
gibt in einem unteilbaren Buszyklus ein Kommandowort aus, das unter anderem die
Slave Adresse enthält. Kommandowort und Daten werden in serieller Form über den
Bus übertragen. Nachdem ein Slave selektiert ist, können beliebig viele
Übertragungszyklen stattfinden ohne dass neu adressiert werden muss. Um mehrere
Baugruppen (max. 15) auf den Bus aufstecken zu können liefert die sendende
Baugruppe auch den Takt. Bei Schreibbefehlen ist dies die Master-, bei
Lesebefehlen ist es die Slave Baugruppe. Bei Prozessrechnern wird zum Teil extreme
Echtzeitfähigkeit benötigt. Messungen die auf mehreren Funktionsbaugruppen
ausgeführt werden, müssen eventuell innerhalb weniger nsec. gleichzeitig
gestartet werden. Durch immer kleiner werdende Bauteile ist es kaum noch
möglich, Baugruppen mit Nadelbrettadaptern zu testen. Bei BGA Bausteinen (Ball
Grid Array) ist ein solcher Zugriff überhaupt nicht mehr möglich. Aus diesem
Grund hat sich das JTag Boundary Scan Verfahren zum Test von
Baugruppen durchgesetzt. Bei diesem Verfahren wird zu Testzwecken ein serieller
Datenstrom auf JTag fähige Bausteine geschleust. Mit diesem können
die Pins der Bausteine auf bestimmte Pegel gesetzt, sowie die Pegel der Pins
gelesen werden. Auf diese Art ist es möglich das System durchzutesten ohne Baugruppen aus dem Gehäuse zu entfernen. Dies ist eine Grundvoraussetzung für Fernwartung. Die Baugruppen können in Metall-Kassetten oder in 19'' Gehäuse eingebaut werden. Es sind zwei Formate definiert.
Verkürzte Baugruppen können nur die Verbindungsleitungen zu
den rückseitigen Steckern enthalten, spezielle Prozess- Adaptionen oder aber
auch komplexere Funktionen wie z.B. den ArcNet Hub. Die Kontaktierung erfolgt
über 96pol. VG-Leisten.
.
Geöffnetes BrainCell- Gehäuse. Im Bild sind zu sehen:
|
Bitte senden Sie E-Mail mit Fragen oder Kommentaren zu
dieser Website an: |